Documenti analoghi: Rozvoj metód návrhu analógových IO s ultra-nízkym napájacím napätím /
- Návrh testovacej dosky pre IO s ultra-nízkym napájacím napätím
- Návrh napäťovej referencie s ultra-nízkym napájacím napätím
- Návrh rail-to-rail zosilňovača s ultra nízkym napájacím napätím v nanotechnológii
- Návrh sigma-delta prevodníka s ultra-nízkym napájacím napätím v nanometrovej CMOS technológii
- Návrh latch komparátora pre sigma-delta prevodník s ultra-nízkym napájacím napätím v CMOS technológii
- Návrh spínaného filtra pre sigma-delta prevodník s ultra-nízkym napájacím napätím v CMOS technológii
Autore: Arbet, Daniel, 1984-
- Rozvoj parametrických metód pre vstavaný test analógových integrovaných obvodov : dát. obhaj. 30.5.2013, č. ved. odb. 5-2-13
- Rozvoj metód návrhu analógových IO s ultra-nízkym napájacím napätím /
- Zvuková technika /
- Návrh napäťového regulátora s prúdovou ochranou v technológii CMOS
- Návrh D/A prevodníka pre vybranú aplikáciu v CMOS technológii
- 2014 IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits and Systems : proceedings. DDECS 2014, April 23-25, 2014, Warsaw, Poland