Systém syntézy architektúry vstavaného samočinného testovania pre číslicové obvody modelované vo VHDL - Ševčík, Róbert (STU v Bratislave FIIT, 2004)