Systém automatického generovania blokov samočinného testovania pamätí modelovaných vo VHDL - Fraňo, Radovan (STU v Bratislave FIIT, 2004)