Polák, T., & Jelemenská, K. (2007). Automatická syntéza VHDL opisov digitálnych systémov. STU v Bratislave FIIT.
Successfully copied to clipboard
Copying to clipboard failed
Citação norma Chicago
Polák, Tomáš, and Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. Bratislava: STU v Bratislave FIIT, 2007.
Successfully copied to clipboard
Copying to clipboard failed
Citação norma MLA
Polák, Tomáš, and Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. STU v Bratislave FIIT, 2007.
Successfully copied to clipboard
Copying to clipboard failed
Nota: a formatação da citação pode não corresponder 100% ao definido pela respectiva norma.