Polák, T., & Jelemenská, K. (2007). Automatická syntéza VHDL opisov digitálnych systémov. STU v Bratislave FIIT.
Copia nella clipboard completata con successo
Copia nella clipboard fallita
Citazione stile Chigago Style (17a edizione)
Polák, Tomáš, e Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. Bratislava: STU v Bratislave FIIT, 2007.
Copia nella clipboard completata con successo
Copia nella clipboard fallita
Citatione MLA (9a ed.)
Polák, Tomáš, e Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. STU v Bratislave FIIT, 2007.
Copia nella clipboard completata con successo
Copia nella clipboard fallita
Attenzione: Queste citazioni potrebbero non essere precise al 100%.