Krajmer, M., Ďuračková, D., & Racko, J. (2009). Modelovanie MOS tranzistora s plácajúcim hradlom ako pamäťového elementu pre implementáciu neurónových sietí. STU v Bratislave FEI.
Successfully copied to clipboard
Copying to clipboard failed
Chicago Style (17th ed.) Citation
Krajmer, Mario, Daniela Ďuračková, and Juraj Racko. Modelovanie MOS Tranzistora S Plácajúcim Hradlom Ako Pamäťového Elementu Pre Implementáciu Neurónových Sietí. Bratislava: STU v Bratislave FEI, 2009.
Successfully copied to clipboard
Copying to clipboard failed
MLA (9th ed.) Citation
Krajmer, Mario, et al. Modelovanie MOS Tranzistora S Plácajúcim Hradlom Ako Pamäťového Elementu Pre Implementáciu Neurónových Sietí. STU v Bratislave FEI, 2009.
Successfully copied to clipboard
Copying to clipboard failed
Warning: These citations may not always be 100% accurate.