Krajmer, M., Ďuračková, D., & Racko, J. (2009). Modelovanie MOS tranzistora s plácajúcim hradlom ako pamäťového elementu pre implementáciu neurónových sietí. STU v Bratislave FEI.
Kopírovanie bolo úspešné
Kopírovanie sa nepodarilo
Citácia podle Chicago (17th ed.)
Krajmer, Mario, Daniela Ďuračková, a Juraj Racko. Modelovanie MOS Tranzistora S Plácajúcim Hradlom Ako Pamäťového Elementu Pre Implementáciu Neurónových Sietí. Bratislava: STU v Bratislave FEI, 2009.
Kopírovanie bolo úspešné
Kopírovanie sa nepodarilo
Citácia podľa MLA (8th ed.)
Krajmer, Mario, et al. Modelovanie MOS Tranzistora S Plácajúcim Hradlom Ako Pamäťového Elementu Pre Implementáciu Neurónových Sietí. STU v Bratislave FEI, 2009.
Kopírovanie bolo úspešné
Kopírovanie sa nepodarilo
Upozornenie: Tieto citáce sú generované automaticky. Nemusia byť úplne správne podľa citačných pravidiel..