Citáce podľa APA (7th ed.)
Ochotnický, S., & Štefanovič, J. (2009). Syntéza VHDL opisu z modelu SIMULINK. STU v Bratislave FIIT.
Citácia podle Chicago (17th ed.)
Ochotnický, Stanislav, a Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. STU v Bratislave FIIT, 2009.
Citácia podľa MLA (8th ed.)
Ochotnický, Stanislav, a Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. STU v Bratislave FIIT, 2009.
Upozornenie: Tieto citáce sú generované automaticky. Nemusia byť úplne správne podľa citačných pravidiel..