APA-Zitierstil (7. Ausg.)
Ochotnický, S., & Štefanovič, J. (2010). Syntéza VHDL opisu z modelu SIMULINK. STU v Bratislave FIIT.
Chicago-Zitierstil (17. Ausg.)
Ochotnický, Stanislav, und Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. Bratislava: STU v Bratislave FIIT, 2010.
MLA-Zitierstil (9. Ausg.)
Ochotnický, Stanislav, und Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. STU v Bratislave FIIT, 2010.
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.