Dadaj, M., & Jelemenská, K. (1999). Návrh a implementácia simulačného systému jazyka VHDL = Design and implementátion of logical simulator VHDL: Dipl.práca. STU v Bratislave FEI.
Erfolgreich in die Zwischenablage kopiert
Kopieren in die Zwischenablage fehlgeschlagen
Chicago-Zitierstil (17. Ausg.)
Dadaj, Marián, und Katarína Jelemenská. Návrh a Implementácia Simulačného Systému Jazyka VHDL = Design and Implementátion of Logical Simulator VHDL: Dipl.práca. Bratislava: STU v Bratislave FEI, 1999.
Erfolgreich in die Zwischenablage kopiert
Kopieren in die Zwischenablage fehlgeschlagen
MLA-Zitierstil (9. Ausg.)
Dadaj, Marián, und Katarína Jelemenská. Návrh a Implementácia Simulačného Systému Jazyka VHDL = Design and Implementátion of Logical Simulator VHDL: Dipl.práca. STU v Bratislave FEI, 1999.
Erfolgreich in die Zwischenablage kopiert
Kopieren in die Zwischenablage fehlgeschlagen
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.