APA (7th ed.) Citation
Vršanský, J., Weber, B., & Šatka, A. (2003). Implementácia FIR filtra v FPGA. STU v Bratislave FEI.
Chicago Style (17th ed.) Citation
Vršanský, Július, Bedřich Weber, and Alexander Šatka. Implementácia FIR Filtra V FPGA. Bratislava: STU v Bratislave FEI, 2003.
MLA (9th ed.) Citation
Vršanský, Július, et al. Implementácia FIR Filtra V FPGA. STU v Bratislave FEI, 2003.
Warning: These citations may not always be 100% accurate.