Text this: Syntéza a analýza obvodových blokov v jazyku Verilog