Návrh obvodu fázového závesu v prostredí cadence PLL
Uložené v:
| Hlavný autor: | |
|---|---|
| Ďalší autori: | |
| Médium: | Rukopis Kniha |
| Jazyk: | Slovak |
| Vydavateľské údaje: |
Bratislava :
STU v Bratislave FEI,
2006
|
| Predmet: | |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Podobné jednotky: Návrh obvodu fázového závesu v prostredí cadence PLL
- Návrh a implementácia celočíslicového fázového závesu v rekonfigurovateľných hradlových poliach (FPGA)
- Obvody fázového závesu oscilátora pre prijímač mobilných komunikácií v technológii CMOS
- Návrh 8-bitového digitálného komparátora amplitúdy v prostredí Cadence
- Frekvenčný demodulátor s PLL
- Adaptívny PLL frekvenčného kalibrátora
- Fázový záves (PLL) v moderných komunikačných systémoch = Phase-locked loop (PLL) in MOdern Communication Systems