Návrh a implementácia celočíslicového fázového závesu v rekonfigurovateľných hradlových poliach (FPGA)
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | Manuscrit Livre |
| Langue: | slovaque |
| Publié: |
Bratislava :
STU v Bratislave FEI,
2008
|
| Sujets: | |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
Documents similaires: Návrh a implementácia celočíslicového fázového závesu v rekonfigurovateľných hradlových poliach (FPGA)
- Spracovanie videa v reálnom čase pomocou programovateľných hradlových polí
- Návrh obvodu fázového závesu v prostredí cadence PLL
- Návrh a implementácia diskrétného CIC filtra v FPGA
- Zadania realizované pomocou rekonfigurovateľných FPGA
- Obvody fázového závesu oscilátora pre prijímač mobilných komunikácií v technológii CMOS
- Hardvérová implementácia na platforme rekonfigurovateľných polí typu Coarse Grain