Kontrola testovateľnosti ciest digitálnych obvodov
Saved in:
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Manuscript Book |
| Language: | Slovak |
| Published: |
Bratislava :
STU v Bratislave FIIT,
2014
|
| Subjects: | |
| Online Access: | VAIS |
| Tags: |
No Tags, Be the first to tag this record!
|
Similar Items: Kontrola testovateľnosti ciest digitálnych obvodov
- Aplikácia štandardu IEEE 1149.1 pre testovanie digitálnych obvodov
- Metódy testovateľnosti a rekonfigurateľnosti pamätí RAM vhodných pre vnorenie do SoC
- Syntéza asynchrónnych sekvenčných obvodov
- Automatický návrh logických kombinačných obvodov TONT
- Vizualizácia hazardov kombinačnej časti asynchrónnych obvodov
- Kontrola ekvivalencie hardvérových návrhov pomocou matematickej logiky