Modelovanie tranzistora typu MESFET a návrh hradla NOR SDFL : Kand.diz.práca : V.odb. 26-10-9 : Obh. 14.12.1989 : Projekt III-6-/13III-7-2/04 /

Enregistré dans:

Détails bibliographiques
Auteur principal:	Janota, Roman (Auteur)
Autres auteurs:	Hulényi, Ladislav, 1938- (Directeur de thèse)
Format:	Manuscrit Livre
Publié:	Bratislava : SVŠT v Bratislave EF, 1989
Sujets:	Mikroelektronika modelovanie tranzistorov kapacita vodivých plôch
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stu4329
005	20150617225810.1
008	------s1989----------------------------d
040			\|a STU \|b slo
041	0
100	1		\|a Janota, Roman \|4 aut
245	1		\|a Modelovanie tranzistora typu MESFET a návrh hradla NOR SDFL : \|b Kand.diz.práca : V.odb. 26-10-9 : Obh. 14.12.1989 : Projekt III-6-/13III-7-2/04 / \|c [aut.] Janota,Roman, Ing.; Škol. Hulényi,Ladislav
260			\|a Bratislava : \|b SVŠT v Bratislave EF, \|c 1989
300			\|a 132 s \|c Autoref.1989, 15 s
650		7	\|a Mikroelektronika \|2 stusub
650		7	\|a modelovanie tranzistorov \|2 stusub
650		7	\|a kapacita vodivých plôch \|2 stusub
700	1		\|a Hulényi, Ladislav, \|d 1938- \|4 ths \|u E210 \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Katedra mikroelektroniky \|X 3573 \|U E210 \|Y 68 \|7 A000003573
996			\|b 284ED00370 \|c E*KDIZ-601 \|l EE01 \|s A \|a 24 \|w stu4329_0001