Formal equivalence checking and disign debugging

Documenti analoghi

• Logic synthesis for Asynchronous Controllers and Interfaces /
  di: Cortadella, Jordi, et al.
  Pubblicazione: (2002)
• A unified approach for timing verification and delay faut testing
  di: Sivaraman, Mukund, et al.
  Pubblicazione: (1998)
• Digital logic and computer design /
  di: Mano, M. Morris
  Pubblicazione: (1979)
• Electronic logic systems /
  di: Almaini, A.E.A
  Pubblicazione: (1994)
• Introduction to digital systems
  di: Ercegovac, Miloš D, et al.
  Pubblicazione: (1999)