Cita APA (7a ed.)
Čavojský, M., & Jelemenská, K. (1999). Návrh a implementácia simulačného systému jazyka VHDL = Design and implementation of logical simulator VHDL: Dipl.práca. STU v Bratislave FEI.
Cita Chicago Style (17a ed.)
Čavojský, Marián, y Katarína Jelemenská. Návrh a Implementácia Simulačného Systému Jazyka VHDL = Design and Implementation of Logical Simulator VHDL: Dipl.práca. Bratislava: STU v Bratislave FEI, 1999.
Cita MLA (9a ed.)
Čavojský, Marián, y Katarína Jelemenská. Návrh a Implementácia Simulačného Systému Jazyka VHDL = Design and Implementation of Logical Simulator VHDL: Dipl.práca. STU v Bratislave FEI, 1999.
Precaución: Estas citas no son 100% exactas.