Návrh a implementácia simulačného systému jazyka VHDL = Design and implementation of logical simulator VHDL : Dipl.práca

Uložené v:
Podrobná bibliografia
Hlavný autor: Čavojský, Marián (Autor)
Ďalší autori: Jelemenská, Katarína (Vedúci práce)
Médium: Rukopis Kniha
Jazyk:Slovak
Vydavateľské údaje: Bratislava : STU v Bratislave FEI, 1999
Predmet:
Tagy: Pridať tag
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!