Describir: Návrh a implementácia simulačného systému jazyka VHDL = Design and implementation of logical simulator VHDL :