Návrh a implementácia simulačného systému jazyka VHDL = Design and implementation of logical simulator VHDL : Dipl.práca

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Čavojský, Marián (Verfasst von)
Weitere Verfasser: Jelemenská, Katarína (Betreuung Doktorarbeit)
Format: Manuskript Buch
Sprache:Slowakisch
Veröffentlicht: Bratislava : STU v Bratislave FEI, 1999
Schlagworte:
Tags: Tag hinzufügen
Keine Tags, Fügen Sie das erste Tag hinzu!

MARC

LEADER 00000ntm a22000003a 4500
001 stu52574
005 20160719164903.3
008 000314s1999----xo------------------slo-d
040 |a STU  |b slo 
041 0 |a slo 
044 |a xo 
100 1 |a Čavojský, Marián  |4 aut 
245 1 |a Návrh a implementácia simulačného systému jazyka VHDL = Design and implementation of logical simulator VHDL :  |b Dipl.práca 
260 |a Bratislava :  |b STU v Bratislave FEI,  |c 1999 
300 |a 40 s 
650 7 |a informatika  |2 stusub 
700 1 |a Jelemenská, Katarína  |4 ths  |u E220  |U FEI Fakulta elektrotechniky a informatiky  |T FEI Katedra informatiky a výpočtovej techniky  |X 1867  |U E220  |Y 69  |7 1867 
996 |b EDIPL-5988  |c I*DIPL-5988  |l II680  |s A  |a 24  |w stu52574_0001