Návrh a verifikácia testov neurónovej procesorovej siete s AFTG
Saved in:
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Manuscript Book |
| Language: | Slovak |
| Published: |
Bratislava :
STU v Bratislave FEI,
2001
|
| Subjects: | |
| Tags: |
No Tags, Be the first to tag this record!
|
Similar Items: Návrh a verifikácia testov neurónovej procesorovej siete s AFTG
- Verifikácia testov pre VLSI obvody a AFTG = Verifikation of tests for VLSI circuit with AFTG : Dipl.práca
- Hardvérová implementácia neurónovej siete
- Hardvérová implementácia neurónovej siete
- Hardvérová implementácia neurónovej siete
- Výpočtová robustnosť atraktorovej neurónovej siete : Diplomová práca /
- Spracovanie symbolických postupností pomocou samoorganizujúcej sa neurónovej siete