Digital System Verification Using Simulation and Visualization
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | Manuscrito Libro |
| Lenguaje: | eslovaco inglés |
| Publicado: |
2024
|
| Materias: | |
| Acceso en línea: | http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=177086 |
| Etiquetas: |
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
MARC
| LEADER | 00000ntm a22000003a 4500 | ||
|---|---|---|---|
| 001 | stuzp100120 | ||
| 003 | SK-STU | ||
| 005 | 20240608213359.8 | ||
| 007 | ta | ||
| 008 | 150427s2015----xo-----f-mn---000-0-slo-d | ||
| 040 | |a STU |b slo | ||
| 041 | 0 | |a eng | |
| 100 | 1 | |a Holubov, Andrii |u 070200 |4 aut |U FIIT Fakulta informatiky a informačných technológií |T FIIT Ústav informatiky, informačných systémov a softvérového inžinierstva |X 98986 |U I200 |Y 179 |7 98986 | |
| 242 | 0 | 1 | |a Verifikácia digitálnych systémov pomocou simulácie a vizualizácie |y slo |
| 245 | 1 | 0 | |a Digital System Verification Using Simulation and Visualization |
| 260 | |c 2024 | ||
| 650 | 4 | |a HDL simulátory |2 slo | |
| 650 | 4 | |a Simulácia |2 slo | |
| 650 | 4 | |a Verilator |2 slo | |
| 650 | 4 | |a SystemVerilog |2 slo | |
| 650 | 4 | |a Verilog |2 slo | |
| 650 | 4 | |a Transpilácia |2 slo | |
| 650 | 4 | |a Verifikácia digitálnych systémov |2 slo | |
| 650 | 4 | |a Digital System Verification |2 eng | |
| 650 | 4 | |a HDL Simulators |2 eng | |
| 650 | 4 | |a Verilator |2 eng | |
| 650 | 4 | |a SystemVerilog |2 eng | |
| 650 | 4 | |a Verilog |2 eng | |
| 650 | 4 | |a Transpilation |2 eng | |
| 650 | 4 | |a Simulation |2 eng | |
| 700 | 1 | |a Kohútka, Lukáš |u 070200 |k Z1 |4 ths |U FIIT Fakulta informatiky a informačných technológií |T FIIT Ústav informatiky, informačných systémov a softvérového inžinierstva |X 5813 |U I200 |Y 179 |7 A000005813 | |
| 856 | 4 | |u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=177086 | |