Návrh a realizácia logického analyzátora pomocou FPGA čipu
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | Manuscrito Libro |
| Lenguaje: | eslovaco |
| Publicado: |
2016
|
| Materias: | |
| Acceso en línea: | http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=131068 |
| Etiquetas: |
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
MARC
| LEADER | 00000ntm a22000003a 4500 | ||
|---|---|---|---|
| 001 | stuzp54193 | ||
| 003 | SK-STU | ||
| 005 | 20160721115958.1 | ||
| 007 | ta | ||
| 008 | 150427s2015----xo-----f-mn---000-0-slo-d | ||
| 040 | |a STU |b slo | ||
| 041 | 0 | |a slo | |
| 044 | |a xo | ||
| 100 | 1 | |a Ondrejka, Patrik |u 033000 |k Z4 |4 aut |U FEI Fakulta elektrotechniky a informatiky |T FEI Ústav elektroniky a fotoniky |X 8526 |U E030 |Y 549 |7 A000008526 | |
| 242 | 0 | 1 | |a DESIGN AND IMPLEMENTATION OF A LOGIC ANALYZER TO FPGA CHIP |y eng |
| 245 | 1 | 0 | |a Návrh a realizácia logického analyzátora pomocou FPGA čipu |
| 260 | |c 2016 | ||
| 300 | |a 71 s., |b DVD | ||
| 650 | 4 | |a logický analyzátor |2 slo | |
| 650 | 4 | |a FPGA |2 slo | |
| 650 | 4 | |a Actel ProAsic 3E |2 slo | |
| 650 | 4 | |a logic analyzer |2 eng | |
| 650 | 4 | |a FPGA |2 eng | |
| 650 | 4 | |a Actel ProAsic 3E |2 eng | |
| 700 | 1 | |a Záluský, Roman |u 033000 |k Z8 |4 ths |U FEI Fakulta elektrotechniky a informatiky |T FEI Ústav elektroniky a fotoniky |X 10950 |U E030 |Y 549 |7 A000010950 | |
| 856 | 4 | |u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=131068 | |
| 996 | |b 284EP11353 |c E*DIPL- 11353 |l EE33 |s P |a 0 |w stuzp54193_0001 | ||
| SQL | |a stuzp54193 |b DDP |c SLO |d Návrh a realizácia logického analyzátora pomocou FPGA čipu |e 8526 |f Ondrejka, Patrik |g 033000 |h 10950 |i Záluský, Roman |j 20160614 |k 1172 |l 03 |m http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=131068 |n I-EN |o 5.2.13. elektronika | ||