Implementácia hardvérového modulu SHA512 pre FPGA

Salvato in:
Dettagli Bibliografici
Autore principale: Jenikovský, Michal (Autore)
Altri autori: Gallo, Ondrej (Relatore della tesi)
Natura: Manoscritto Libro
Lingua:slovacco
Pubblicazione: 2016
Soggetti:
Accesso online:http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=107079
Tags: Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!

MARC

LEADER 00000ntm a22000003a 4500
001 stuzp55028
003 SK-STU
005 20160906102256.5
007 ta
008 150427s2015----xo-----f-mn---000-0-slo-d
040 |a STU  |b slo 
041 0 |a slo 
044 |a xo 
100 1 |a Jenikovský, Michal  |u 035000  |4 aut  |U FEI Fakulta elektrotechniky a informatiky  |T FEI Ústav informatiky a matematiky  |X 72762  |U E050  |Y 816  |7 72762 
242 0 1 |a Hardware implementation of SHA-512 by FPGA  |y eng 
245 1 0 |a Implementácia hardvérového modulu SHA512 pre FPGA 
260 |c 2016 
300 |a 31 s., príl.,  |b CD-ROM 
650 4 |a VHDL  |2 eng 
650 4 |a SHA-512  |2 eng 
650 4 |a hash  |2 eng 
650 4 |a FPGA  |2 eng 
650 4 |a VHDL  |2 slo 
650 4 |a SHA-512  |2 slo 
650 4 |a FPGA  |2 slo 
650 4 |a hash  |2 slo 
700 1 |a Gallo, Ondrej  |u 035000  |k Z1  |4 ths  |U FEI Fakulta elektrotechniky a informatiky  |T FEI Ústav informatiky a matematiky  |X 27473  |U E050  |Y 816  |7 A000027473 
856 4 |u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=107079 
996 |b 284ER02272  |c E*Bc- 2272  |l EE35  |s P  |a 0  |w stuzp55028_0001 
SQL |a stuzp55028  |b DBP  |c SLO  |d Implementácia hardvérového modulu SHA512 pre FPGA  |e 72762  |f Jenikovský, Michal  |g 035000  |h 27473  |i Gallo, Ondrej  |j 20160707  |k 73  |l 03  |m http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=107079  |n B-API  |o 9.2.9. aplikovaná informatika