Návrh dátovej zbernice pre integrovaný obvod realizovaný v CMOS nanotechnológii

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Valkovič, Daniel (Verfasst von)
Weitere Verfasser:	Nagy, Lukáš (Betreuung Doktorarbeit)
Format:	Manuskript Buch
Sprache:	Slowakisch
Veröffentlicht:	2018
Schlagworte:	FPGA ASIC design CMOS VHDL integrated circuit I2C bus Programovateľné hradlové pole FPGA zbernica I2C integrovaný obvod návrh
Online-Zugang:	http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=131030
Tags:	Tag hinzufügen Keine Tags, Fügen Sie das erste Tag hinzu!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stuzp58548
003	SK-STU
005	20181009092718.8
007	ta
008	150427s2015----xo-----f-mn---000-0-slo-d
040			\|a STU \|b slo
041	0		\|a slo
044			\|a xo
100	1		\|a Valkovič, Daniel \|u 033000 \|4 aut \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 8581 \|U E030 \|Y 549 \|7 8581
242	0	1	\|a Design of Data Bus for ASIC Realized in Nanoscale CMOS Technology \|y eng
245	1	0	\|a Návrh dátovej zbernice pre integrovaný obvod realizovaný v CMOS nanotechnológii
260			\|c 2018
300			\|a 70 s., \|b CD-ROM
650		4	\|a FPGA \|2 eng
650		4	\|a ASIC \|2 eng
650		4	\|a design \|2 eng
650		4	\|a CMOS \|2 eng
650		4	\|a VHDL \|2 eng
650		4	\|a integrated circuit \|2 eng
650		4	\|a I2C bus \|2 eng
650		4	\|a CMOS \|2 slo
650		4	\|a Programovateľné hradlové pole FPGA \|2 slo
650		4	\|a zbernica I2C \|2 slo
650		4	\|a VHDL \|2 slo
650		4	\|a integrovaný obvod \|2 slo
650		4	\|a návrh \|2 slo
650		4	\|a ASIC \|2 slo
700	1		\|a Nagy, Lukáš \|u 033000 \|k Z2 \|4 ths \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 12020 \|U E030 \|Y 549 \|7 A000012020
856	4		\|u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=131030
996			\|b 284EP11807 \|c E*DIPL- 11807 \|l EE33 \|s P \|a 0 \|w stuzp58548_0001