Optimálne usporiadanie pamätí pre ich testovanie v systéme na čipe

Guardado en:
Detalles Bibliográficos
Autor principal: Hrobák, Maroš (Autor)
Otros Autores: Šubín, Juraj (Orientador)
Formato: Manuscrito Libro
Lenguaje:eslovaco
Publicado: 2017
Materias:
Acceso en línea:http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=131631
Etiquetas: Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!

MARC

LEADER 00000ntm a22000003a 4500
001 stuzp64547
003 SK-STU
005 20170624213535.9
007 ta
008 150427s2015----xo-----f-mn---000-0-slo-d
040 |a STU  |b slo 
041 0 |a slo 
100 1 |a Hrobák, Maroš  |u 070400  |4 aut  |U FIIT Fakulta informatiky a informačných technológií  |T FIIT Ústav počítačového inžinierstva a aplikovanej informatiky  |X 73909  |U I400  |Y 672  |7 73909 
242 0 1 |a Optimal memory-testing layout for testing in the system on a chip  |y eng 
245 1 0 |a Optimálne usporiadanie pamätí pre ich testovanie v systéme na čipe 
260 |c 2017 
650 4 |a optimalizácia  |2 slo 
650 4 |a pamäť  |2 slo 
650 4 |a Build-in Self-Test  |2 slo 
650 4 |a optimization  |2 eng 
650 4 |a memory  |2 eng 
650 4 |a Build-in Self-Test  |2 eng 
700 1 |a Šubín, Juraj  |u 070400  |k Z3  |4 ths  |U FIIT Fakulta informatiky a informačných technológií  |T FIIT Ústav počítačového inžinierstva a aplikovanej informatiky  |X 64561  |U I400  |Y 672  |7 A000064561 
856 4 |u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=131631 
996 |b 11238  |c I* BAP19/17  |l II680  |s P  |a 0  |w stuzp64547_0001