Návrh a verifikácia modulu sériového periférneho rozhrania (SPI) pomocou vybraného PLD obvodu

Salvato in:
Autore principale: Michalka, Timotej (Autore)
Altri autori: Benko, Peter (Relatore della tesi)
Natura: Manoscritto Libro
Lingua:slovacco
Pubblicazione: Bratislava : STU v Bratislave FEI, 2022
Soggetti:
Verilog
FPGA prototyping
SPI
Accesso online:https://opac.crzp.sk/?fn=detailBiblioFormChildYCFGV&sid=A3900C45A119566172F2FC9915B9&seo=CRZP-detail-kniha
Tags: Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!

MARC

LEADER 00000ntm a22000003a 4500
001 stuzp87028
003 SK-STU
005 20230306104333.8
007 ta
008 150427s2015----xo-----f-mn---000-0-slo-d
040 |a STU  |b slo 
041 0 |a slo 
044 |a xo 
100 1 |a Michalka, Timotej  |u 033000  |4 aut  |U FEI Fakulta elektrotechniky a informatiky  |T FEI Ústav elektroniky a fotoniky  |X 104337  |U E030  |Y 549  |7 104337 
242 0 1 |a Design and verification of a serial peripheral interface module (SPI) using a selected PLD circuit  |y eng 
245 1 0 |a Návrh a verifikácia modulu sériového periférneho rozhrania (SPI) pomocou vybraného PLD obvodu 
260 |a Bratislava :  |b STU v Bratislave FEI,  |c 2022 
300 |a 50 s., príl. 
650 4 |a Verilog  |2 slo 
650 4 |a FPGA prototyping  |2 slo 
650 4 |a SPI  |2 slo 
650 4 |a Verilog  |2 eng 
650 4 |a FPGA prototyping  |2 eng 
650 4 |a SPI  |2 eng 
700 1 |a Benko, Peter  |u 033000  |k Z2  |4 ths  |U FEI Fakulta elektrotechniky a informatiky  |T FEI Ústav elektroniky a fotoniky  |X 5148  |U E030  |Y 549  |7 A000005148 
856 4 |u https://opac.crzp.sk/?fn=detailBiblioFormChildYCFGV&sid=A3900C45A119566172F2FC9915B9&seo=CRZP-detail-kniha 

Documenti analoghi