Prototyping FPGA platform for testing of RISC-V processors

Enregistré dans:

Détails bibliographiques
Auteur principal:	Voľanský, Matej (Auteur)
Autres auteurs:	Kohútka, Lukáš (Directeur de thèse)
Format:	Manuscrit Livre
Langue:	slovaque anglais
Publié:	2023
Sujets:	FPGA Vývoj a prototypovanie procesorov RISC-V Develompent and prototyping of processors
Accès en ligne:	http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=155213
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stuzp92398
003	SK-STU
005	20230909213022.8
007	ta
008	150427s2015----xo-----f-mn---000-0-slo-d
040			\|a STU \|b slo
041	0		\|a eng
100	1		\|a Voľanský, Matej \|u 070200 \|4 aut \|U FIIT Fakulta informatiky a informačných technológií \|T FIIT Ústav informatiky, informačných systémov a softvérového inžinierstva \|X 103180 \|U I200 \|Y 179 \|7 103180
242	0	1	\|a Prototypovacia FPGA platforma pre testovanie RISC-V procesorov \|y slo
245	1	0	\|a Prototyping FPGA platform for testing of RISC-V processors
260			\|c 2023
650		4	\|a FPGA \|2 slo
650		4	\|a Vývoj a prototypovanie procesorov \|2 slo
650		4	\|a RISC-V \|2 slo
650		4	\|a FPGA \|2 eng
650		4	\|a Develompent and prototyping of processors \|2 eng
650		4	\|a RISC-V \|2 eng
700	1		\|a Kohútka, Lukáš \|u 070200 \|k Z1 \|4 ths \|U FIIT Fakulta informatiky a informačných technológií \|T FIIT Ústav informatiky, informačných systémov a softvérového inžinierstva \|X 5813 \|U I200 \|Y 179 \|7 A000005813
856	4		\|u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=155213