Real-time image stitching

Guardado en:

Detalles Bibliográficos
Autor principal:	Fediushin, Anton (Autor)
Otros Autores:	Hagara, Miroslav (Orientador)
Formato:	Manuscrito Libro
Lenguaje:	eslovaco inglés
Publicado:	Bratislava : STU v Bratislave FEI, 2023
Materias:	spájanie obrazov číslicový obvod reálny čas FPGA image stitching real-time hardware VHDL
Acceso en línea:	https://opac.crzp.sk/?fn=detailBiblioFormChildOOHOM&sid=52D5268610832158DDA492036F77&seo=CRZP-detail-kniha
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stuzp93130
003	SK-STU
005	20241114131554.3
007	ta
008	150427s2015----xo-----f-mn---000-0-slo-d
040			\|a STU \|b slo
041	0		\|a eng
044			\|a xo
100	1		\|a Fediushin, Anton \|u 033000 \|4 aut \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 104320 \|U E030 \|Y 549 \|7 104320
242	0	1	\|a Spájanie obrazov v reálnom čase \|y slo
245	1	0	\|a Real-time image stitching
260			\|a Bratislava : \|b STU v Bratislave FEI, \|c 2023
300			\|a 65 s.
650		4	\|a spájanie obrazov \|2 slo
650		4	\|a číslicový obvod \|2 slo
650		4	\|a reálny čas \|2 slo
650		4	\|a FPGA \|2 slo
650		4	\|a image stitching \|2 eng
650		4	\|a real-time \|2 eng
650		4	\|a hardware \|2 eng
650		4	\|a FPGA \|2 eng
650		4	\|a VHDL \|2 eng
700	1		\|a Hagara, Miroslav \|u 033000 \|k Z1 \|4 ths \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 1914 \|U E030 \|Y 549 \|7 A000001914
856	4		\|u https://opac.crzp.sk/?fn=detailBiblioFormChildOOHOM&sid=52D5268610832158DDA492036F77&seo=CRZP-detail-kniha