Modelling and Visualisation of State Machines for Digital Systems

Na minha lista:

Detalhes bibliográficos
Autor principal:	Vdoviak, Patrik (Author)
Outros Autores:	Kohútka, Lukáš (Thesis advisor)
Formato:	Manuscrito Livro
Idioma:	eslovaco inglês
Publicado em:	2023
Assuntos:	SystemVerilog Verilog VHDL Stavové diagramy Vizualizácia Visualisation State Diagrams
Acesso em linha:	http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=169872
Tags:	Adicionar Tag Sem tags, seja o primeiro a adicionar uma tag!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stuzp94925
003	SK-STU
005	20230909223551.2
007	ta
008	150427s2015----xo-----f-mn---000-0-slo-d
040			\|a STU \|b slo
041	0		\|a eng
100	1		\|a Vdoviak, Patrik \|u 070200 \|4 aut \|U FIIT Fakulta informatiky a informačných technológií \|T FIIT Ústav informatiky, informačných systémov a softvérového inžinierstva \|X 92168 \|U I200 \|Y 179 \|7 92168
242	0	1	\|a Modelovanie a vizualizácia stavových automatov pre digitálne systémy \|y slo
245	1	0	\|a Modelling and Visualisation of State Machines for Digital Systems
260			\|c 2023
650		4	\|a SystemVerilog \|2 slo
650		4	\|a Verilog \|2 slo
650		4	\|a VHDL \|2 slo
650		4	\|a Stavové diagramy \|2 slo
650		4	\|a Vizualizácia \|2 slo
650		4	\|a SystemVerilog \|2 eng
650		4	\|a Visualisation \|2 eng
650		4	\|a Verilog \|2 eng
650		4	\|a VHDL \|2 eng
650		4	\|a State Diagrams \|2 eng
700	1		\|a Kohútka, Lukáš \|u 070200 \|k Z1 \|4 ths \|U FIIT Fakulta informatiky a informačných technológií \|T FIIT Ústav informatiky, informačných systémov a softvérového inžinierstva \|X 5813 \|U I200 \|Y 179 \|7 A000005813
856	4		\|u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=169872