Hardvérové architektúry plánovačov úloh pre systémy reálneho času
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Weitere Verfasser: | |
| Format: | Manuskript Buch |
| Sprache: | Slowakisch |
| Veröffentlicht: |
2024
|
| Schlagworte: | |
| Online-Zugang: | http://is.stuba.sk/zp/portal_zp.pl?podrobnosti_zp=96909 |
| Tags: |
Keine Tags, Fügen Sie das erste Tag hinzu!
|
MARC
| LEADER | 00000ntm a22000003a 4500 | ||
|---|---|---|---|
| 001 | stuzp96909 | ||
| 003 | SK-STU | ||
| 005 | 20240224210251.9 | ||
| 007 | ta | ||
| 008 | 150427s2015----xo-----f-mn---000-0-slo-d | ||
| 040 | |a STU |b slo | ||
| 041 | 0 | |a slo | |
| 100 | 1 | |a Kohútka, Lukáš |u 070200 |k Z1 |4 aut |U FIIT Fakulta informatiky a informačných technológií |T FIIT Ústav informatiky, informačných systémov a softvérového inžinierstva |X 5813 |U I200 |Y 179 |7 A000005813 | |
| 242 | 0 | 1 | |a Hardware architectures of task schedulers for real-time systems |y eng |
| 245 | 1 | 0 | |a Hardvérové architektúry plánovačov úloh pre systémy reálneho času |
| 260 | |c 2024 | ||
| 650 | 4 | |a systémy reálneho času |2 slo | |
| 650 | 4 | |a plánovanie úloh |2 slo | |
| 650 | 4 | |a ASIC |2 slo | |
| 650 | 4 | |a FPGA |2 slo | |
| 650 | 4 | |a koprocesor |2 slo | |
| 650 | 4 | |a prioritný rad |2 slo | |
| 650 | 4 | |a hardvérová akcelerácia |2 slo | |
| 650 | 4 | |a RTOS |2 slo | |
| 650 | 4 | |a EDF |2 slo | |
| 650 | 4 | |a CPU |2 slo | |
| 650 | 4 | |a task scheduling |2 eng | |
| 650 | 4 | |a ASIC |2 eng | |
| 650 | 4 | |a RTOS |2 eng | |
| 650 | 4 | |a EDF |2 eng | |
| 650 | 4 | |a FPGA |2 eng | |
| 650 | 4 | |a hardware acceleration |2 eng | |
| 650 | 4 | |a CPU |2 eng | |
| 650 | 4 | |a real-time systems |2 eng | |
| 650 | 4 | |a priority queue |2 eng | |
| 650 | 4 | |a coprocessor |2 eng | |
| 700 | 1 | |a , |4 ths |X null |7 null | |
| 856 | 4 | |u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti_zp=96909 | |