Funkčná verifikácia a testovanie rekonfigurovateľného FIR filtra pomocou UVM metodiky
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | Manuscrit Livre |
| Langue: | slovaque |
| Publié: |
2025
|
| Sujets: | |
| Accès en ligne: | http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=184533 |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
MARC
| LEADER | 00000ntm a22000003a 4500 | ||
|---|---|---|---|
| 001 | stuzp99710 | ||
| 003 | SK-STU | ||
| 005 | 20250614210655.9 | ||
| 007 | ta | ||
| 008 | 150427s2015----xo-----f-mn---000-0-slo-d | ||
| 040 | |a STU |b slo | ||
| 041 | 0 | |a slo | |
| 100 | 1 | |a Krištof, Martin |u 033000 |4 aut |U FEI Fakulta elektrotechniky a informatiky |T FEI Ústav elektroniky a fotoniky |X 112145 |U E030 |Y 549 |7 112145 | |
| 242 | 0 | 1 | |a Functional verification and test of reconfigurable FIR filter employing UMV methodology |y eng |
| 245 | 1 | 0 | |a Funkčná verifikácia a testovanie rekonfigurovateľného FIR filtra pomocou UVM metodiky |
| 260 | |c 2025 | ||
| 650 | 4 | |a SystemVerilog |2 eng | |
| 650 | 4 | |a UVM |2 eng | |
| 650 | 4 | |a FPGA |2 eng | |
| 650 | 4 | |a FIR Filter |2 eng | |
| 650 | 4 | |a FPGA |2 slo | |
| 650 | 4 | |a FIR Filter |2 slo | |
| 650 | 4 | |a UVM |2 slo | |
| 650 | 4 | |a SystemVerilog |2 slo | |
| 700 | 1 | |a Nagy, Lukáš |u 033000 |k Z1 |4 ths |U FEI Fakulta elektrotechniky a informatiky |T FEI Ústav elektroniky a fotoniky |X 12020 |U E030 |Y 549 |7 A000012020 | |
| 856 | 4 | |u http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=184533 | |