Logic synthesis and verification algorithms /

Documenti analoghi

• Logic synthesis for Asynchronous Controllers and Interfaces /
  di: Cortadella, Jordi, et al.
  Pubblicazione: (2002)
• Príspevky k teórii logických obvodov : Habil.práca : Obh. 21.11.1995 /
  di: Kolesár, Milan, 1942-
  Pubblicazione: (1994)
• Algorithmic and knowledge based CAD for VLSI /
  Pubblicazione: (1992)
• Formal equivalence checking and disign debugging
  di: Huang, Shi-Zu, et al.
  Pubblicazione: (1998)
• A unified approach for timing verification and delay faut testing
  di: Sivaraman, Mukund, et al.
  Pubblicazione: (1998)