Syntéza VHDL opisu z modelu SIMULINK

Na minha lista:

Detalhes bibliográficos
Autor principal:	Ochotnický, Stanislav (Author)
Outros Autores:	Štefanovič, Juraj, 1964- (Thesis advisor)
Formato:	Manuscrito Livro
Idioma:	inglês
Publicado em:	STU v Bratislave FIIT, 2009
Assuntos:	softvérové inžinierstvo
Tags:	Adicionar Tag Sem tags, seja o primeiro a adicionar uma tag!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stu209861
005	20180427150450.1
008	100819s2009----xo------------------eng-d
040			\|a STU \|b slo
041	0		\|a eng
044			\|a xo
100	1		\|a Ochotnický, Stanislav \|4 aut \|u I300 \|U FIIT Fakulta informatiky a informačných technológií \|T FIIT Ústav aplikovanej informatiky \|U I300 \|Y 180
245	1		\|a Syntéza VHDL opisu z modelu SIMULINK
246	2	1	\|a Synthesis of VHDL from SIMULINK model
260			\|b STU v Bratislave FIIT, \|c 2009
300			\|a 46 s
650		7	\|a softvérové inžinierstvo \|2 stusub
700	1		\|a Štefanovič, Juraj, \|d 1964- \|4 ths \|u I300 \|U FIIT Fakulta informatiky a informačných technológií \|T FIIT Ústav aplikovanej informatiky \|X 2056 \|U I300 \|Y 180 \|7 A000002056
996			\|c I*DP129/09 \|l II680 \|s P \|a 0 \|w stu209861_0001