Implementácia FIR filtra v FPGA

Salvato in:

Dettagli Bibliografici
Autore principale:	Vršanský, Július (Autore)
Altri autori:	Weber, Bedřich, 1946- (Relatore della tesi), Šatka, Alexander, 1960- (Relatore della tesi)
Natura:	Manoscritto Libro
Lingua:	slovacco
Pubblicazione:	Bratislava : STU v Bratislave FEI, 2003
Soggetti:	elektronika
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stu81302
005	20160719164732.5
008	030701s2003------------------------slo-d
040			\|a STU \|b slo
041	0		\|a slo
100	1		\|a Vršanský, Július \|4 aut
245	1		\|a Implementácia FIR filtra v FPGA
260			\|a Bratislava : \|b STU v Bratislave FEI, \|c 2003
300			\|a 44 s \|c príl.
650		7	\|a elektronika \|2 stusub
700	1		\|a Weber, Bedřich, \|d 1946- \|4 ths \|u E030 \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 2090 \|U E030 \|Y 549 \|7 A000002090
700	1		\|a Šatka, Alexander, \|d 1960- \|4 ths \|u E030 \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 1865 \|U E030 \|Y 549 \|7 A000001865