VHDL: a logic synthesis approach /
Enregistré dans:
| Auteurs principaux: | , |
|---|---|
| Format: | Livre |
| Langue: | anglais |
| Publié: |
London :
Chapman and Hall,
1997
|
| Sujets: | |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
Documents similaires: VHDL: a logic synthesis approach /
- Behavioral synthesis and component reuse with VHDL /
- VHDL for designers /
- The VHDL handbook /
- EURO-VHDL'91.Second European Conference on VHDL Methods.Proceedings : Konf. 8.- 11. sept. 1991 : Usp. Institute of Microelectronics, Švédsko
- IEEE Standard VHDL Language Reference Manual
- VHDL:hardware description and design /