Systém syntézy architektúry vstavaného samočinného testovania pre číslicové obvody modelované vo VHDL
Uložené v:
| Hlavný autor: | |
|---|---|
| Ďalší autori: | |
| Médium: | Rukopis Kniha |
| Jazyk: | Slovak |
| Vydavateľské údaje: |
Bratislava :
STU v Bratislave FIIT,
2004
|
| Predmet: | |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|