Modelovanie MOS tranzistora s plácajúcim hradlom ako pamäťového elementu pre implementáciu neurónových sietí

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Krajmer, Mario, 1985- (Verfasst von)
Weitere Verfasser:	Ďuračková, Daniela, 1950- (Betreuung Doktorarbeit), Racko, Juraj, 1953- (Betreuung Doktorarbeit)
Format:	Manuskript Buch
Sprache:	Slowakisch
Veröffentlicht:	Bratislava : STU v Bratislave FEI, 2009
Schlagworte:	elektronika Mikroelektronika MOS tranzistory neurónové siete
Tags:	Tag hinzufügen Keine Tags, Fügen Sie das erste Tag hinzu!

View in STU Opac

MARC


LEADER	00000ntm a22000003a 4500
001	stu195371
005	20150617230023.3
008	091103s2008------------------------slo-d
040			\|a STU \|b slo
041	0		\|a slo
100	1		\|a Krajmer, Mario, \|d 1985- \|4 aut \|u E210 \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Katedra mikroelektroniky \|X 12105 \|U E210 \|Y 68 \|7 A000012105
245	1		\|a Modelovanie MOS tranzistora s plácajúcim hradlom ako pamäťového elementu pre implementáciu neurónových sietí
260			\|a Bratislava : \|b STU v Bratislave FEI, \|c 2009
300			\|a 53 s
650		7	\|a elektronika \|2 stusub
650		7	\|a Mikroelektronika \|2 stusub
650		7	\|a MOS tranzistory \|2 stusub
650		7	\|a neurónové siete \|2 stusub
700	1		\|a Ďuračková, Daniela, \|d 1950- \|4 ths \|u E030 \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 1970 \|U E030 \|Y 549 \|7 A000001970
700	1		\|a Racko, Juraj, \|d 1953- \|4 ths \|u E030 \|U FEI Fakulta elektrotechniky a informatiky \|T FEI Ústav elektroniky a fotoniky \|X 4226 \|U E030 \|Y 549 \|7 A000004226