Návrh a implementácia simulačného systému jazyka VHDL = Design and implementátion of logical simulator VHDL : Dipl.práca

Salvato in:
Dettagli Bibliografici
Autore principale: Dadaj, Marián (Autore)
Altri autori: Jelemenská, Katarína (Relatore della tesi)
Natura: Manoscritto Libro
Lingua:slovacco
Pubblicazione: Bratislava : STU v Bratislave FEI, 1999
Soggetti:
Tags: Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!

MARC

LEADER 00000ntm a22000003a 4500
001 stu52576
005 20160719164843.5
008 000314s1999----xo------------------slo-d
040 |a STU  |b slo 
041 0 |a slo 
044 |a xo 
100 1 |a Dadaj, Marián  |4 aut 
245 1 |a Návrh a implementácia simulačného systému jazyka VHDL = Design and implementátion of logical simulator VHDL :  |b Dipl.práca 
260 |a Bratislava :  |b STU v Bratislave FEI,  |c 1999 
300 |a 76 s 
650 7 |a informatika  |2 stusub 
700 1 |a Jelemenská, Katarína  |4 ths  |u E220  |U FEI Fakulta elektrotechniky a informatiky  |T FEI Katedra informatiky a výpočtovej techniky  |X 1867  |U E220  |Y 69  |7 1867 
996 |b EDIPL-5990  |c I*DIPL-5990  |l II680  |s A  |a 24  |w stu52576_0001