Syntéza a analýza obvodových blokov v jazyku Verilog
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | Manuscrit Livre |
| Langue: | slovaque |
| Publié: |
Bratislava :
STU v Bratislave FEI,
2023
|
| Sujets: | |
| Accès en ligne: | https://opac.crzp.sk/?fn=detailBiblioFormChildMOR05&sid=925BFB95FAA30F229095C8019F0C&seo=CRZP-detail-kniha |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
Documents similaires: Syntéza a analýza obvodových blokov v jazyku Verilog
- Implementácia a overenie modulu sériovej zbernice I2C pomocou vybraného PLD obvodu
- Návrh programovateľných vstupno-výstupných bufferov v nanometrovej CMOS technológii
- Analýza vlastností vybraných analógových blokov v moderných submikrónových technológiách
- Logické spojky v prirodzenom jazyku
- Uplatnenie polystyrénových blokov pri neštandardných prípadoch stavby násypov pozemných komunikácií
- Podporný nástroj pre vývoj číslicovej elektroniky