Syntéza a analýza obvodových blokov v jazyku Verilog
Uložené v:
| Hlavný autor: | |
|---|---|
| Ďalší autori: | |
| Médium: | Rukopis Kniha |
| Jazyk: | Slovak |
| Vydavateľské údaje: |
Bratislava :
STU v Bratislave FEI,
2023
|
| Predmet: | |
| On-line prístup: | https://opac.crzp.sk/?fn=detailBiblioFormChildMOR05&sid=925BFB95FAA30F229095C8019F0C&seo=CRZP-detail-kniha |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Podobné jednotky: Syntéza a analýza obvodových blokov v jazyku Verilog
- Implementácia a overenie modulu sériovej zbernice I2C pomocou vybraného PLD obvodu
- Návrh programovateľných vstupno-výstupných bufferov v nanometrovej CMOS technológii
- Analýza vlastností vybraných analógových blokov v moderných submikrónových technológiách
- Logické spojky v prirodzenom jazyku
- Uplatnenie polystyrénových blokov pri neštandardných prípadoch stavby násypov pozemných komunikácií
- Podporný nástroj pre vývoj číslicovej elektroniky