Systém automatického generovania blokov samočinného testovania pamätí modelovaných vo VHDL
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | Manuscrito Libro |
| Lenguaje: | eslovaco |
| Publicado: |
Bratislava :
STU v Bratislave FIIT,
2004
|
| Materias: | |
| Etiquetas: |
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Ejemplares similares: Systém automatického generovania blokov samočinného testovania pamätí modelovaných vo VHDL
- Systém syntézy architektúry vstavaného samočinného testovania pre číslicové obvody modelované vo VHDL
- Nedeterministické algoritmy generovania testov pre VHDL modely
- Návrh automatického generovania testovacích vektorov pre testovanie digitálnych systémov
- Modul pre podporu automatického testovania študentov : Diplomová práca
- Vizualizácia VHDL opisu
- Návrh modelu automatického testovania softvéru v UML : Diplomová práca