Systém automatického generovania blokov samočinného testovania pamätí modelovaných vo VHDL
Saved in:
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Manuscript Book |
| Language: | Slovak |
| Published: |
Bratislava :
STU v Bratislave FIIT,
2004
|
| Subjects: | |
| Tags: |
No Tags, Be the first to tag this record!
|
Similar Items: Systém automatického generovania blokov samočinného testovania pamätí modelovaných vo VHDL
- Systém syntézy architektúry vstavaného samočinného testovania pre číslicové obvody modelované vo VHDL
- Nedeterministické algoritmy generovania testov pre VHDL modely
- Návrh automatického generovania testovacích vektorov pre testovanie digitálnych systémov
- Modul pre podporu automatického testovania študentov : Diplomová práca
- Vizualizácia VHDL opisu
- Návrh modelu automatického testovania softvéru v UML : Diplomová práca